表面科学
Online ISSN : 1881-4743
Print ISSN : 0388-5321
ISSN-L : 0388-5321
研究紹介
硝酸酸化極薄膜とCVD-SiO2薄膜の積層型ゲート酸化膜を用いた超低消費電力型薄膜トランジスタの創製
松本 健俊小林 光
著者情報
ジャーナル フリー

2011 年 32 巻 6 号 p. 355-360

詳細
抄録

Ultralow power consumption is an important requirement for thin film transistors (TFTs) used in system liquid crystal displays (LCDs). The nitric acid oxidation of Si (NAOS) method can form an ultrathin SiO2 layer with excellent interface characteristics, leading to vast decrease in the power consumption. The total thickness of the gate oxide with an ultrathin NAOS SiO2 layer of poly-Si-based TFT can be decreased from 80 nm to 20 nm. The thin gate oxide lowers the threshold voltage from 12 V to 1.5 V, resulting in a reduction of power consumption to 1/64. The gate leakage current is below the noise level, and the on/off ratio is more than 108. The S value is 80-100 mV/dec, and the channel mobility is 130-100 cm2/V·s for P-ch TFTs and 200-160 cm2/V·s for N-ch TFTs.

著者関連情報

この記事はクリエイティブ・コモンズ [表示 - 非営利 4.0 国際]ライセンスの下に提供されています。
https://creativecommons.org/licenses/by-nc/4.0/deed.ja
前の記事 次の記事
feedback
Top